□ 교육 세부일정(안)

일자	시간	세부내용	비고
1.13(월) 1일차	10:00 ~ 13:00	□ CMOS Full process에 대한 flow 이해 - Design Rule에 대한 이해 - Virtuoso를 이해하고 Library와 Cell을 생성 - Layout 환경 및 drawing 방법 이해	반도체관 201호
	13:00 ~ 14:00	점심식사	사업단 제공
	14:00 ~ 18:00	□ 반도체 소자 평가 TEG(Test Element Group) 설계 - PDK (Process Design Kit) 이해 - Geometry에 따른 TEG layout 설계	반도체관 201호
1.14(화) 2일차	09:00 ~ 13:00	□ CMOS Inverter Layout 설계 및 DRC / LVS 검증 - Schematic & Circuit Simulation - Cadence Schematic, Spectre Editor 실습 - Cadence Spectre Simulator 환경설정 및 사용방법	반도체관 201호
	13:00 ~ 14:00	점심식사	사업단 제공
	14:00 ~ 18:00	□ Fabricated 90nm CMOS Full process Wafer 이해 - Wafer net die 및 Shot Map - TEG 구성 요소 배치 및 목적 이해 - CMOS parameter에 따른 측정 및 추출 방법 이해	반도체관 207호
1.15(수) 3일차	09:00 ~ 13:00	□ Wafer level 평가를 위한 Probe station 이해 Drawing 한 동일 Pattern에 따른 전기적 특성 평가	반도체관 207호
	13:00 ~ 14:00	점심식사	사업단 제공
	14:00 ~ 18:00	□ Pattern에 따른 측정 결과 분석 및 고찰 - MOSFET의 Length/Width에 따른 parameter trend - 반도체 Process와 전기적 특성 관계 이해	반도체관 207호
1.16.(목) 4일차	09:00 ~ 13:00	□ 반도체 제조 8대 공정 및 반도체 FAB 및 안전교육 - 반도체 제조 단위 공정 및 주요 핵심 장비기술 이해 클린룸 출입에 대한 방진복 착용법 / 안전교육 외	반도체관 107호 108호
	13:00 ~ 14:00	점심식사	사업단 제공
	14:00 ~ 18:00	□ 마이크로 패턴 형성 공정 실습 4인치 웨이퍼 세정공정 실습 PR(Photo resist) 도포 공정 및 두께 평가 실습 MASK Aligner 및 UV 노광 실습 Develop 실습 및 반도체 패턴 평가	반도체관 107호 108호
1.17.(금) 5일차	09:00~13:00	□ 반도체 박막 증착 공정 및 장비 실습 반도체 진공 장비 및 주요 부품 기술 이해 Sputter 증착 및 박막 측정 장비 원리 이해 반도체 배선공정을 위한 금속박막 증착 실습	반도체관 107호 108호
	13:00 ~ 14:00	점심식사	사업단 제공
	14:00~17:00	□ 반도체 박막 측정 및 특성평가 실습 Alpha-step 및 4point를 이용한 박막 측정 실습 금속박막 Wafer level 특성 평가	반도체관 207호
		□ 수료식 및 마무리